Zur Person
Kurzvita
Prof. Karagounis studierte Nachrichtentechnik an der Fachhochschule Köln. Parallel zu ersten beruflichen Tätigkeiten in der IT- und Medizintechnikbranche absolvierte der gebürtige Kölner ein Ergänzungsstudium der Elektrotechnik an der Fernuniversität Hagen. Im Rahmen seiner Promotion unterstützte er die Entwicklung eines Auslesechips für den Pixeldetektor am ATLAS Experiment, der am weltweit größten Beschleuniger dem Large Hardron Coller in Genf/Schweiz installiert ist. Nach Abschluss der Promotion arbeitete Prof. Karagounis für die Infineon Tochter EPOS GmbH & Co KG in Duisburg als Analog/Mixed-Signal Designer. Dort entwickelte der Ingenieur integrierte digitale Spannungsregler für die Versorgung von Mikrocontrollern mit Anwendungen im Automobil. Der Entwicklung von Phase-Locked-Loop Schaltungen wie sie in Smartphones mit Navigationsfunktionalität eingesetzt werden, widmete sich Prof. Karagounis dann als Radio Frequency Circuit Designer bei der Intel Mobile Communications GmbH in Duisburg. 2013 erhielt Prof. Karagounis einen Ruf auf eine Grundlagen Professur für Elektrotechnik an der Hochschule Hamm-Lippstadt. Seit 2016 lehrt Prof. Karagounis Themen der Elektronik an der Fachhochschule Dortmund.
Forschung
Laufende Forschungsprojekte
Abgeschlossene Forschungsprojekte
Forschung & Entwicklung
Die Aktivitäten im Bereich Forschung & Entwicklung haben eine klare Ausrichtung auf den Entwurf integrierter Analog/Digital/Mixed-Signal und RF Schaltungen in 180nm und 65nm CMOS Technologie.
Schwerpunkte der Entwicklungsarbeiten liegen dabei z.B. auf Schaltungen für das On-Chip Power-Management wie Low-Drop-Out (LDO) Spannungsregler und DC/DC Buck-Konverter. Für optische Anwendungen werden Schaltungsblöcke wie Transimepdanzverstärker (TIA), Time-to-Digital Converter (TDC) und Delay-Lock Loops (DLL) entworfen. Im digitalen Bereich wurden eine Reihe von Protokolleinheiten wie z.B. I2C/CAN/Ethernet entwickelt.
Immer mehr geraten auch Mikroprozessor-Cores (MIPS, ARM, RISC-V) in den Fokus für die Implementierung vollständiger System-On-Chip (SoC) mit lokaler Intelligenz.
Von besonderem Interesse sind dabei Schaltungsentwürfe in strahlenharter Ausführung für den Einsatz in Experimenten der Hochenergiephysik.
Hier finden Sie Infos zu laufenden sowie abgeschlossenen Forschungsprojekten.
Laufende Forschungsprojekte
Spannungsregler für seriell versorgte Systeme
Auf Grund der sehr speziellen Bedingungen, die in den Pixeldetektoren der CERN Experimente ATLAS und CMS vorherrschen, werden aktuell alternative Versorgungsschemen untersucht, welche die Versorgungseffizienz erhöhen sollen. Ein Ansatz ist hierbei, die einzelnen Detektormodule in Reihe statt parallel zu schalten und durch eine Konstantstromquelle zu versorgen. Diese Struktur, welche prinzipiell eine sehr starke Ähnlichkeit mit einer Lichterkette hat, benötigt besondere Maßnahmen zur Steigerung der Redundanz, um den Ausfall der kompletten Kette durch eine Unterbrechung des Stromkreises zu verhindern. Für diesen Zweck werden in unserem Labor spezielle Spannungsregler entworfen (Shunt-LDO Regulator), welche den robusten Betrieb mehrerer redundanter parallel geschalteter Regler auf Modulebene erlauben. Das Projekt wird durch das Bundesministerium für Bildung und Forschung, die hoschulinterne Forschungsförderung (HIFF) und das Promotionskolleg der FH Dortmund unterstützt.
Optische Sensoren für die Abstands- und Winkelmessung
Die Mikroelektronik Industrie in Nordrhein-Westfalen besitzt einen ausgeprägten Schwerpunkt im Bereich der Optosensorik, was darauf zurückzuführen ist, dass integrierte optische Sensoren eine immer wichtigere Rolle sowohl in der Industrieautomatisierung als auch bei Automobilen im Anwendungsfeld Autonomes Fahren und Fahrgastsicherheit spielen. In unserem Labor werden Schaltungen und integrierte Sensoren für Abstandsmessungen nach dem gepulsten Time-of-Flight (TOF) Prinzip entworfen. Darüber hinaus werden Schaltungen für neuartige optische Winkelsensoren entwickelt. Dieses Projekt wird durch die hochschulinterne Forschungsförderung (HIFF) unterstützt.
Entworfene Mikrochips
PCR Testchip
Name: PCR
Fertigungstermin: August 2019
Technologie: TSMC 65nm CMOS
Beschreibung: Der PCR Testchip umfasst Strukturen aus zwei verschiedenen Projekten. Der obere Teil des Chips enthält grundlegende Komponenten eines optischen Winkelsensors. Der untere Teil besteht aus verbesserten Versionen eines strahlenharten Spannungsreglers und eines CAN Physical Layers mit 5V Spannungsfestigkeit sowie einer SEU toleranten Implementierung des selbstentworfenen Canakari CAN Controllers.
Detector Control System Controller V1
Name: Detector Control System Controller V1 (DCSControllerV1)
Fertigungstermin: Februar 2019
Technologie: TSMC 65nm CMOS
Beschreibung: Dieser Chip enthält erste Strukturen des DCS Controller Chips, welcher für die Steuerung des ATLAS Pixeldetektors vorgesehen ist. Integriert sind strahlenharte Regler mit 5V Eingangsspannung und 3.6V, 2.4V und 1.2V Ausgangsspannung, ein strahlenharter CAN Physical Layer und ein SCB Master für die Kommunikation mit dem PSPP Chip.
Shunt-LDO Regualtor Testchip C
Name: Shunt-LDO Regualtor Testchip C (SLDOTestchipC)
Fertigungstermin: Februar 2019
Technologie: TSMC 65nm CMOS
Beschreibung: Im Vergleich zum Testchip B enthält der Testchip C nur eine verbesserte Startup-Schaltung für ein besseres Einschaltverhalten bei niedrigen Eingangsströmen.
Shunt-LDO Regualtor Testchip B
Name: Shunt-LDO Regualtor Testchip B (SLDOTestchipB)
Fertigungstermin: November 2018
Technologie: TSMC 65nm CMOS
Beschreibung: Im Vergleich zum Testchip A enthält der Testchip B zusätzlich einen Überspannungsschutz und einen hochohmigen Gleichrichter zur Einkopplung eines AC Steuersignals, mit dessen Hilfe in einem Low-Power Mode die Offsetspannung des Reglers erhöht werden kann. Außerdem wurde eine Startup Schaltung für ein besseres Einschaltverhalten bei niedrigen Eingangsströmen integriert.
Shunt-LDO Regualtor Testchip A
Name: Shunt-LDO Regualtor Testchip A (SLDOTestchipA)
Fertigungstermin: August 2018
Technologie: TSMC 65nm CMOS
Beschreibung: Dieser Testchip enthält ein stark überarbeitetes Design des Shunt-LDO Reglers. Der Versorgungsspannungsdurchgriff der Bandgapspannungsreferenzschaltungen wurde erheblich verbessert. Außerdem wurden Schutzschaltungen gegen Überlast integriert.
Pixel Serial Power & Protection Chip v3
Name: Pixel Serial Power & Protection Chip v3 (PSSPv3)
Fertigungstermin: November 2017
Technologie: Globalfoundries 130nm CMOS
Beschreibung: Dieser Chip wurde in Kooperation mit der Bergischen Universität Wuppertal für das Kontrollsystem des ATLAS Pixel Detektors entworfen. Er enthält neben den Bestandteilen des PARC Chips noch eine Power-ON Reset Schaltung, welche Rizwan Ahmad entworfen hat. Im Bild sind Bump-Bond charakteristisch als kleine Kugeln zu erkennen.
Research and Development CERN Collaboration 53 Chip A
Name: Research and Development CERN Collaboration 53 Chip A (RD53A)
Fertigungstermin: September 2017
Technologie: TSMC 65nm CMOS
Beschreibung: Dieser Chip ist der erste Prototyp des Pixel-ASICs, der im anstehenden High-Luminosity Upgrade des LHC am CERN sowohl im ATLAS als auch im CMS Pixeldetektor zum Einsatz kommen wird. Die FH Dortmund hat zu diesem Chip, an dem über 20 Universitäten und Forschungsinstitute weltweit mitgetwirkt haben, den Shunt-LDO Regler in seiner 2A Version beigetragen.
VULCAN 2
Name: VULCAN 2
Fertigungstermin: August 2017
Technologie: TSMC 65nm CMOS
Beschreibung: Dieser ASIC wurde in Kooperation mit dem Forschungszentrum Jülich entworfen und ist ein Photomultiplier-Tube Readout Chip, welcher im chinesischen Neutrinodetektor JUNO zum Einsatz kommen sollte. Im Vergleich zum VULCAN1 Chip enthält er einige Bugfixes und Verbesserungen sowohl im Analog- als auch im Digitalteil.
PSPP Add-on Regulator and Comparator
Name: PSPP Add-on Regulator and Comparator (PARC)
Fertigungstermin: Februar 2017
Technologie: Globalfoundries 130nm CMOS
Beschreibung: Dieser Testchip wurde in Kooperation mit der Bergischen Universität Wuppertal entworfen und enthält Schaltungen für den "Pixel Serial Power & Protection" (PSPP) Chip. Dazu gehören strahlenharte Shunt- und Linearregler, welche von Prof. Karagounis und Rizwan Ahmad entworfen wurden, eine Bandgapspannungsreferenz welche von Tobias Fröse entwickelt wurde und weitere Komponenten wie z.B. einen Komparator, SEU Testlogik, Physical Layer I/O-Pads für die Single-Ended AC-gekoppelte Kommunikation.
Shunt-LDO Regualtor 2A
Name: Shunt-LDO Regualtor 2A (SLDO2A)
Fertigungstermin: Oktober 2016
Technologie: TSMC 65nm CMOS
Beschreibung: Mit diesem Testchip wurde eine Shunt-LDO Regulator Version gefertigt, die einen erhöhten Laststrom von 2A liefern kann. Darüberhinaus wurde die Schaltung so verändert, dass eine definierte Offsetspannung bei kleinen Eingangsströmen eingestellt werden kann. Außerdem wurde eine Bandgapspannungsreferenzschaltung integriert, welche dem Regler als Referenz dient.
VULCAN 1
Name: VULCAN 1
Fertigungstermin: August 2016
Technologie: TSMC 65nm CMOS
Beschreibung: Dieser ASIC wurde in Kooperation mit dem Forschungszentrum Jülich in entworfen und ist ein Photomultiplier-Tube Readout Chip, welcher im chinesischen Neutrinodetektor JUNO zum Einsatz kommen sollte. Die Auslesung erfolgt an Hand von Transimpedanzverstärkern und nachgeschalteten 8-Bit 1-GSample/s Analog-Digital Converteren. Neben einer 1 GHz PLL, Spannungsreglern und LVDS Treibern enthält der Chip einen komplexen Digitalteil für die Siganlverabeitung und Datenkomprimierung, welcher von Prof. Karagounis in Zusammenarbeit mit Frau Dr. Pavithra Murahlidaran entworfen wurde.
Shunt-LDO Regualtor 65
Name: Shunt-LDO Regualtor 65
Fertigungstermin: Februar 2016
Technologie: TSMC 65nm CMOS
Beschreibung: Auf diesem Testchip wurde erstmalig der Shunt-LDO Regulator aus der IBM 130nm CMOS Technologie auf den TSMC 65nm CMOS übertragen. Der Chip beinhaltet eine Version des Reglers wie er auf dem FE-I4 Frontend Chips, der bei IBL-Upgrade des ATLAS Pixel Detektors zum Einsatz kam. Es sind drei Regler integriert, welche einen maximalen Laststrom von 0.5A liefern können.
Juelich Multi-Purpose Amplitude Readout
Name: Juelich Multi-Purpose Amplitude Readout (JUMPAR)
Fertigungstermin: Juni 2014
Technologie: TSMC 65nm CMOS
Beschreibung: Dieser ASIC wurde in Kooperation mit dem Forschungszentrum Jülich entworfen und beinhaltet Systemkomponenten wie Spannungsregler, Verstärker, Analog-Digital Converter und einen Time-to-Digital Converter. Prof. Karagounis hat einen I2C-Slave samt Konfigurationsregister beigetragen.
Publikationen
- J. Kampkötter, M. Karagounis, and R. Kokozinski, “A high frequency radiation hardened DC/DC-converter with low volume air core inductor,” Journal of Instrumentation, vol. 19, pp. C01052–C01052, 2024.Publikation öffnen
- A. Walsemann, M. Karagounis, A. Stanitzki, and D. Tutsch, “Fault tolerance evaluation study of a RISC-V microprocessor for HEP applications,” Journal of Instrumentation, vol. 19, pp. C02012–C02012, 2024.Publikation öffnen
Publikationen
- J. Kampkötter, M. Karagounis and A. Grabmaier,
Step-Down Converter With Stacked Core Transistors for the Innermost Layers of High-Luminosity High-Energy Physics Experiments,
IEEE Transactions on Nuclear Science, vol. 71, no. 9, pp. 2056-2066, Sept. 2024 - F. Schneider, M. Karagounis and B. Choubey,
Energy and Bandwidth Efficient Sparse Programmable Dataflow Accelerator,
IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 71, no. 9, pp. 4092-4105, Sept. 2024 - A. Walsemann, M. Karagounis, A. Stanitzki, D. Tutsch,
Fault tolerance evaluation study of a RISC-V microprocessor for HEP applications,
Journal of Instrumentation, Vol 19, p C02012, 2024 - J. Kampkötter, M. Karagounis, R. Kokozinski,
A high frequency radiation hardened DC/DC-converter with low volume air core inductor,
Journal of Instrumentation, Vol. 19, C01052, 2024 - A. Walsemann, M. Karagounis, A. Stanitzki, D. Tutsch,
A radiation hard RISC-V microprocessor for high-energy physics applications,
Nuclear Instruments and Methods in Physics Research Section A, vol. 1056, p. 168633, 2023 - H. Wöhrle, F. Schneider, F. Schlenke, D. Lebold, M. De Lucas, F. Kirchner, M. Karagounis,
Multi-Objective Surrogate-Model-Based Neural Architecture and Physical Design Co-Optimization of Energy Efficient Neural Network Hardware Accelerators,
IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 70, no. 1, pp. 40-53, Jan. 2023 - A. Walsemann, M. Karagounis, A. Stanitzki, D. Tutsch,
STRV—a radiation hard RISC-V microprocessor for high-energy physics applications,
Journal of Instrumentation, 18 y., nr. 02, p. C02032, 2023 - R. Ahmad, A. Adam, J. Besproswanny, M. Karagounis, P. Kind, S. Kersten, A. Qamesh, A. Walsemann, C. Zeitnitz,
Second generation Monitoring of Pixel System (MOPS) chip for the Detector Control System (DCS) of the ATLAS ITk Pixel detector,
Journal of Instrumentation, 18 y, nr. 04, p. C04015, 2023 - A. Qamesh, R. Ahmad, D. Ecker, T. Fischer, M. Karagounis, P. Kind, S. Kersten, T. Krawutschke, Tobias, L. Schreiter, C. Zeitnitz,
System Integration of ATLAS ITK Pixel DCS ASICs,
Journal of Instrumentation, Vol. 18, No. 05, P. C05003, 2023 - J. Kampkötter, M. Karagounis, R. Kokozinski,
Design and characterization of a cascode switching stage for high frequency radiation hardened DC/DC converters for the supply of future pixel detectors,
Journal of Instrumentation, 17 y., nr. 12, p. C12022, 2022 - J. Kampkötter, M. Karagounis, D. Koukola, F. Loddo, S. Orfanelli, A. Pradas Luengo, G. Traversi, R. Kokozinski,
Characterization and verification of the Shunt-LDO regulator and its protection circuits for serial powering of the ATLAS and CMS pixel
detectors, Journal of Physics: Conference Series, Vol. 2374, Nr. 012071, 2022 - R. Ahmad, A. Beer, T. Fröse, M. Karagounis, S. Kersten, P. Kind, P. Ledüc, A. Qamesh, J. Besproswanny, A. Walsemann, C. Zeitnitz,
The Monitoring of Pixel System (MOPS) chip for the Detector Control System of the ATLAS ITk Pixel Detector,
Journal of Physics: Conference Series, p. 012094, 2022 - H. Wöhrle, M. De Lucas Alvarez, F. Schlenke, A. Walsemann, M. Karagounis, F. Kirchner,
Surrogate Model based Co-Optimization of DeepNeural Network Hardware Accelerators,
International Midwest Symposium on Circuits and Systems, East Lansing, USA, 2021 - L. Alaee, M. Karagounis, T. Rotter, A. Pille, F. Schneider, R. Karaarslan, J. Sarangi,
Developmemt of a Time-of-Flight 3D and polarization Camera for automotive applications, Dortmund International Research Conference, Dortmund, Germany, 2021 - A. Dimitrevska, A. Stiller A., M. Karagounis, et. al.,
RD53A: A large-scale prototype chip for the phase II upgrade in the serially powered HL-LHC pixel detectors, Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment, Vol. 958, 2020 - H. Wöhrle, M. Karagounis,
Hardware-Architekturen für Maschinelles Lernen in Eingebetteten und Verteilten Systemen, Smart Energy and Systems, Dortmund, Germany 2019 - J. Kampkötter, A. Stiller, M. Karagounis, et. al.,
Stabilization and Protection of the Shunt-LDO regulator for the HL-LHC pixel detector upgrades,
Topical Workshop on Electronics for Particle Physics, Santiago de Compostela, Spain, 2019 - F. Hinterkeuser, M. Karagounis, et. al.,
Recent Advances in Serial Powering of Silicon Pixel Detectors,
IEEE Nuclear Science Symposium and Medical Imaging Conference, Manchester, United Kingdom, 2019 - A. Walsemann, R. Ahmad, M. Karagounis, et. al.,
A CANopen based prototype chip for the Detector Control System of the ATLAS ITk Pixel Detector,
Topical Workshop on Electronics for Particle Physics, Santiago de Compostela, Spain, 2019 - S. Marconi, Karagounis M., et. al.,
Design implementation and test results of the RD53A, a 65 nm large scale chip for next generation pixel detectors at the HL-LHC,
IEEE Nuclear Science Symposium and Medical Imaging Conference Proceedings, 2018 - E. Monteil, M. Karagounis, et. al.,
RD53A: a large scale prototype for HL-LHC silicon pixel detector phase 2 upgrades,
Topical Workshop on Electronics for Particle Physics, Antwerpen, Belgium, 2018 - A. Pradas, D. Koukola, S. Orfanelli, J. Christiansen, M. Karagounis, F. Arteche,
System level serial powering studies of RD53A chip,
Topical Workshop on Electronics for Particle Physics, Antwerpen, Belgium, 2018 - N. Lehmann, M. Karagounis, et al.,
Control and Monitoring for a serially powered pixel demonstrator for the ATLAS Phase II upgrade,
TopicalWorkshop on Electronics for Particle Physics, Antwerpen, Belgium, 2018 - A. Zambanini, P. Muralidharan, M. Karagounis, et. al.,
Test strategy for low failure rates and status of a highly integrated readout chip for PMTs in JUNO,
TopicalWorkshop on Electronics for Particle Physics, Antwerpen, Belgium, 2018 - S. Marconi, S. Orfanelli, M. Karagounis, T. Hemperek, J. Christiansen and P. Placidi,
Advanced power analysis methodology targeted to the optimization of a digital pixel readout chip design and its critical serial powering system,
Journal of Instrumentation, Volume 12, 2017 - P. Muralidharan, A. Zambanini, M Karagounis, C. Grewing, D. Liebau, D. Nielinger, M. Robens, A. Kruth, C. Peters, N. Parkalian,
An Automatic Baseline Regulation in a Highly Integrated Receiver Chip for JUNO,
Journal of Physics: Conference Series, Volume 888, conference 1, 2017 - S. Orfanelli, J. Christiansen, M. Hamer, F. Hinterkeuser, M. Karagounis, A. Pradas Luengo, S. Marconi, D. Ruini,
Serial Powering Optimization for CMS and ATLAS Pixel Detectors within RD53 Collaboration for HL-LHC: System Level Simulations and Testing,
Topical Workshop on Electronics for Particle Physics, Santa Cruz, USA, 2017 - N. Lehmann, R. Ahmad, P. Bergmann, T. Fröse, M. Karagounis, S. Kersten, P. Kind, Y. Narbutt, J. Schick, C. Zeitnitz,
Prototype Chip for a Control System in a Serial Powered Pixel Detector at the ATLAS Phase II Upgrade,
Topical Workshop on Electronics for Particle Physics, Santa Cruz, USA, 2017 - E. Conti, M. Karagounis, et. al.
Development of a Large Pixel Chip Demonstrator in RD53 for ATLAS and CMS Upgrades,
Topical Workshop on Electronics for Particle Physics, Santa Cruz, USA, 2017 - P. Muralidharan, V. Christ, C. Grewing, M. Karagounis, A. Kruth, D. Liebau, D. Nielinger, N. Parkalian, M. Robens, C. Roth, J. Steinmann, S. van Waasen, U. Yegin, A. Zambanini,
A Digital Processing Unit of a Highly Integrated Receiver Chip for PMTs in JUNO,
Topical Workshop on Electronics for Particle Physics, Santa Cruz, USA, 2017 - N. Lehmann, M. Karagounis, S. Kersten and C. Zeitnitz,
Development of a Detector Control System for the ATLAS Pixel detector in the HL-LHC,
Journal of Instrumentation, Volume 11, 2016 - N. Demaria, M. Karagounis, et. al,
Recent progress of RD53 Collaboration towards next generation Pixel Read-Out Chip for HL-LHC,
Journal of Instrumentation, Volume 11, 2016 - L. Gaioni, M. Karagounis, et. al.,
Design of analog front-ends for the RD53 demonstrator chip,
The 25th International workshop on vertex detectors, Elba, Italy, 2016 - Pierpaolo Valerio, Michael Karagounis, et. al.,
65 nm Technology for HEP: Status and Perspective,
The 23rd InternationalWorkshop on Vertex Detectors, Macha Lake, The Czech Republic, 2014 - Karagounis, M.; Becker, J.; Gottlicher, P.; Graafsma, H.; Hirsemann, H.; Jack, S.; Klyuev, A.;Lange, S.; Marras, A.; Nilsson, B.; Tian, F.; Trunk, U.; Klanner, R.; Schwandt, J.; Zhang, J.; Dinapoli, R.; Greienberg, D.; Henrich, B.; Mozzanica, A.; Schmitt, B.; Shi, X.; Gronewald, M.; Krueger, H.,
AGIPD - The adaptive gain integrating pixel detector for the European XFEL development and status,
IEEE Nuclear Science Symposium Conference 2011 Record, Valencia, Spain, 2011 - Karagounis, M.; Pangaud, P.; Arutinov, D.; Barbero, M.; Breugnon, P.; Chantepie, B.; Clemens,
J.C.; Fei, R.; Fougeron, D.; Garcia-Sciveres, M.; Godiot, S.; Hemperek, T.; Kruger,H.; Mekkaoui, A.; Perrot, L.; Rozanov, A.; Wermes, N.,
A Tezzaron-Chartered 3D-IC electronic for SLHC/ATLAS hybrid pixels detectors test results and irradiations performance,
IEEE Nuclear Science Symposium Conference 2011 Record, Valencia, Spain,2011 - M. Karagounis, M. Garcia-Sciveres, D. Arutinov, M. Barbero, R. Beccherle, S. Dube, D. Elledge, J. Fleury, D. Fougeron, F. Gensolen, D. Gnani, V. Gromov, T. Hemperek R. Kluit, A. Kruth, A. Mekkaoui, M. Menouni, J.-D. Schipper,
The FE-I4 pixel readout integrated circuit,
Nuclear Instruments and Methods, Volume 636, Issue 1, Supplement, S155-S159,April 2011 - Michael Karagounis, Marlon Barbero, David Arutinov, Roberto Beccherle, Giovanni Darbo, Sourabh Dube, David Elledge, Julien Fleury, Denis Fougeron, Maurice Garcia-Sciveres, Fabrice Gensolen, Dario Gnani, Vladimir Gromov, Frank Jensen, Tomasz Hemperek, Ruud Kluit, Andre Kruth, Abderrezak Mekkaoui, Mohsine Menouni, Jan David Schipper,
Submission of the rst full scale prototype chip for upgraded ATLAS pixel detector at LHC FE-I4A,
Nuclear Instruments and Methods, Volume 650, Issue 1, 111-114, September 2011 - M. Karagounis, V. Zivkovic, J. -D. Schipper, R. Kluit, M. Garcia-Sciveres, A. Mekkaoui, M. Barbero, R. Beccherle, D. Gnani, T. Hemperek, M. Menouni, D. Fougeron, F. Gensolen, V. Gromov, A. Kruth, G. Darbo, J. Fleury, J. -C. Clemens, S. Dube, D. Elledge, A. Rozanov, D. Arutinov,
The design for test architecture in digital section of the ATLAS FE-I4 chip,
Journal of Instrumentation, 6 C01090, 2011 - M. Karagounis L. Gonella , D. Arutinov , M. Barbero , A. Eyring , F. Huegging , H. Krueger and N. Wermes,
A serial powering scheme for the ATLAS pixel detector at sLHC,
Journal of Instrumentation, 5 C12002, 2010 - M. Karagounis, Pangaud, D. Arutinov, M. Barbero, P. Breugnon, B. Chantepie, J.C. Clemens, R. Fei, D. Fougeron, M. Garcia-Sciveres, S. Godiot, T. Hemperek, , H. Kruger, A. Mekkaoui, L. Perrot, S. Rozanov, N. Wermes,
Test results and irradiation performances of 3-D circuits developed in the framework of ATLAS hybrid pixel upgrade,
Nuclear Science Symposium Conference Record 2010, Knoxville, USA, 2010 - M. Karagounis, D. Arutinov, M. Barbero, F. Huegging, H. Krueger, N. Wermes,
An Integrated Shunt-LDO regulator for serial powered systems,
Proceedings of the IEEE European Solid-State Circuits Conference, ?Athens, Greece, p. 276 -279, 2009 - M. Karagounis, G. Ahluwalia, M. Gronewald, M. Koch, H. Krueger, N.Wermes,
Development of a counting strip detector readout chip for precision compton polarimetry,
IEEE Nuclear Science Symposium Conference 2009 Record, Orlando, USA, 2009 - S. Godiot, M. Barbero, B. Chantepie, J.C. Clemens, R. Fei, J. Fleury, D. Fougeron, M.Garcia-Sciveres, T. Hemperek, M. Karagounis, H. Krueger, A. Mekkaoui,?P. Pangaud, A. Rozanov, N. Wermes,
3D electronics for hybrid pixel detectors,
Topical Workshop on Electronics for Particle Physics 2009, Paris, France, 2009 - D. Arutinov, M. Barbero, R. Beccherle, V. Buscher, G. Darbo, R. Ely, D. Fougeron, M. Garcia-Sciveres, D. Gnani, T. Hemperek, M. Karagounis, R. Kluit, V. Kostyukhin, A. Mekkaoui, M. Menouni, J. D. Schipper, N. Wermes,
Digital Architecture and Interface of the New ATLAS Pixel Front-End IC for Upgraded LHC Luminosity,
IEEE Transactions on Nuclear Science, Vol. 56 No. 2, 388-393, 2009 - M. Barbero, D. Arutinov, R. Beccherle, G. Darbo, R. Ely, D. Fougeron, M. Garcia-Sciveres, D. Gnani, T. Hemperek, M. Karagounis, R. Kluit, V. Kostioukhine, A. Mekkaoui, M. Menouni, J. D. Schipper,
A new ATLAS pixel front-end IC for upgraded LHC luminosity, Nuclear Instruments and Methods,
A604, 397-399, 2009 - T. Hemperek, D. Arutinov, M. Barbero, R. Beccherle, G. Darbo, S. Dube, D. Elledge, D. Fougeron, M. Garcia-Sciveres, D. Gnani, V. Gromov, M. Karagounis, R. Kluit, V. Kostyukhin, A. Kruth, A. Mekkaoui, M. Menouni, J. D. Schipper, N. Wermes,
Digital Architecture of the New ATLAS Pixel Chip FE-I4,
Proceedings of the Nuclear Science Symposium 2009, Orlando, USA, 2009 - A. K. Kruth, G. Ahluwalia, D. Arutinov, M. Barbero, R. Beccherle, S. Dube, G. Darbo, D. Elledge, R. Ely, D. Fougeron, M. Garcia-Sciveres, D. Gnani, V. Gromov, M. Gronewald, T. Hemperek, M. Karagounis, R. Kluit, V. Kostioukhine, A. Mekkaoui, M. Menouni, J. D. Schipper,
Charge Pump Clock Generation PLL for the Data Output Blocks of the Upgraded ATLAS Front-End in 130nm CMOS,
Proceedings of the TopicalWorkshop on Electronics for Particle Physics 2009, Paris, France, 2009 - Gottlicher, P., Graafsma, H., Hirsemann, H., Jack, S., Nilsson, B., Potdevin, G., Sheviakov, I., Tian, F., Trunk, U., Youngman, C., Zimmer, M., Becker, J., Fretwurst, E., Klanner, R., Perrey, H., Pintilie, I., Srivastava, A.K., Dinapoli, R., Henrich, B., Mozzanica, A., Schmitt, B., Shi, X., Karagounis, M., Kruger, H.,
The adaptive gain integrating pixel detector (AGIPD): A detector for the European XFEL. development and status,
IEEE Nuclear Science Symposium Conference 2009 Record, Orlando, USA, 2009 - M. Karagounis, D. Arutinov, M. Barbero, R. Beccherle, G. Darbo, R. Ely, D.Fougeron, M. Garcia-Sciveres, D. Gnani, V. Gromov, T. Hemperek, H. Junker, M. Menouni, A. Mekkaoui, R. Kluit, J.D. Schipper,
Development of the ATLAS FE-I4 pixel readout IC for blayer Upgrade and Super-LHC,
Topical Workshop on Electronics for Particle Physics 2008, Naxos, Greece, 2008 - M. Menouni, D. Arutinov, M. Barbero, R. Beccherle, R. Ely, D. Fougeron, M. Garcia-Sciveres, D. Gnani, T. Hemperek, M. Karagounis, R. Kluit, A. Mekkaoui, A. Rozanov, J.D. Schipper,
Design and Measurement of SEU tolerant latches, Proceedings of the Topical Workshop on Electronics for Particle Physics 2008,
Naxos, Greece, pp 402-405, 2008 - Kraft, E., Fischer, P., Karagounis, M., Koch, M., Krueger, H., Peric, I., Wermes, N., Herrmann, C., Nascetti, A., Overdick, M., Ruetten, W.,
Counting and Integrating Readout for Direct Conversion X-ray Imaging: Concept, Realization and First Prototype Measurements,
IEEE Transactions on Nuclear Science, Volume: 54 , Issue: 2, 383 - 390, 2007 - Andricek, L., Fischer, P., Giesen, F., Heinzinger, K., Herrmann, S., Herz, D., Karagounis, M., Kohrs, R., Kruger, H., Lechner, P., Lutz, G., Moser, H.-G., Peric, I., Reuen, L., Richter, R.H., Sandow, C., Schnecke, M., Schopper, F., Struder, L., v Torne, E., Treis, J., Trimpl, M., Velthuis, J., Wermes, N., Wolfel, S.,
The MOS-type DEPFET pixel sensor for the ILC environment,
Nuclear Science Symposium Conference Record, 2005 - Kohrs, R., Andricek, L., Fischer, P., Harter, M., Karagounis, M., Kruger, H., Lutz, G., Moser, H.G., Peric, I., Porro, M., Reuen, L., Richter, R.H., Sandow, C., Struder, L., Trimpl, M., Wermes, N.,
Development of a Prototype Module for a DEPFET Pixel Vertex Detector for a Linear Collider,
IEEE Transactions on Nuclear Science, Volume: 52 , Issue: 4, 2005
Lehre
Abschlussarbeiten
Embedded Multi-Core Implementierung eines XCP-on-Ethernet Protokolls in die Basissoftware eines Rapid Control Prototyping Steuergerätes
Master-Thesis, Ahmet Beyazoglu, September 2024
Analyse des Einflusses von Temperatur und Versorgungsspannung auf das Verhalten einer in einem FPGA implementierten Ringoszillator-basierten Physically Unclonable Function und Entwicklung einer GUI-basierten Messablaufsteuerung in Qt (Öffnet in einem neuen Tab)
Bachelor-Thesis, Donale Junior Njoufack, Juni 2024
Charakterisierung des Einflusses von Temperatur und Versorgungspannung auf das Verhalten einer SRAM basierten Physically Unclonable Function im GateMate FPGA (Öffnet in einem neuen Tab)
Bachelor-Thesis, Aya Riahi, Juni 2024
Entwicklung eines synchronen stromgeführten DC/DC-Abwärtswandlers für eine Wandlung von 3.3 V auf 1.2 V bei einem Laststrom von 0,6 A (Öffnet in einem neuen Tab)
Bachelor-Thesis, Amine Thabti, Mai 2024
Setup of test environments based on a Xilinx Zynq SoC for measuring the leakage current and for radiation quali cation of SRAM based FPGAs (Öffnet in einem neuen Tab)
Master-Thesis, Lars Koers, April 2024
Phasenstrommessung in der Antriebstechnik mittels Sigma-Delta Analog Digital Wandlung (Öffnet in einem neuen Tab)
Bachelor-Thesis, Julian Noss, März 2024
Entwurf und Integration einer Trägerplatine zur Implementierung eines Testsystems für Bestrahlungsstudien
Bachelor-Thesis, Hajar Naciri, Februar 2024
Design and Implementation of a Mixed-Signal Processing Chain for the Optical Determination of Rotation Angles (Öffnet in einem neuen Tab)
Master-Thesis, Ladan Alaee, Januar 2024
Realisierung einer UART zur CAN Kommunikationsbrücke mit Hilfe eines STM32 ARM Microcontrollers (Öffnet in einem neuen Tab)
Bachelor-Thesis, Fouzya Samdouni, Oktober 2023
Auslesung und Steuerung eines Oszilloskops mit SCPI-Befehlen über Ethernet unter Verwendung der LXI-Bibliothek (Öffnet in einem neuen Tab)
Bachelor-Thesis, Matekeu Fokwa Oriane, Oktober 2023
Design and FPGA implementation of a highly resource-efficient AES-256 encryption and decryption engine (Öffnet in einem neuen Tab)
Master-Thesis, Saul García Rodríguez, Oktober 2023
Digital Calibration, Closed Loop Regulation and Implementation of Digital Debugging Features for the Delay Asymmetry Compensation Logic of a 3D Polarization Camera Based on Time-of-Flight Principle (Öffnet in einem neuen Tab)
Master-Thesis, Jitikantha Sarangi, August 2023
Härtung eines KI Hardware Beschleunigers gegen strahleninduzierte Bitfehler (Öffnet in einem neuen Tab)
Bachelor-Thesis, Yunus Tas, August 2023
Entwurf eines Aufsteckmoduls für ein STM32 Nucleo Mikrocontroller Board mit einem 3,3V und 1,2V CAN-Transceiver (Öffnet in einem neuen Tab)
Bachelor-Thesis, Ihssen Boukhriss, Juli 2023
Programmierung eines STM32-Mikrocontrollers als steuerbares Spannungsmessgerät mit SCPI-Schnittstelle (Öffnet in einem neuen Tab)
Bachelor-Thesis, Mohamed Mansour Smaalia, Juni 2023
Entwicklung eines Software-Systems zur Automatisierung der Assertion-Generation für die Verifikation eines Memory-Built-In-Self-Tests mithilfe einer Beschreibungssprache für Memory-Testalgorithmen (Öffnet in einem neuen Tab)
Bachelor-Thesis, Raphael Biermann, Mai 2023
Konzepte zur Steigerung der Resilienz gegenüber strahleninduzierten Logikfehlern des MOPS-HUB FPGA Entwurfs im Kontrollsystem des ATLAS Pixeldetektors (Öffnet in einem neuen Tab)
Bachelor-Thesis, Lucas Schreiter, Mai 2023
Entwurf eines Testsystems zur Charakterisierung der Komponenten des Monitoring of Pixel System Chips im ATLAS Pixeldetektor am LHC (Öffnet in einem neuen Tab)
Bachelor-Thesis, Nurullah Yaman, Mai 2023
Stabilisierung eines Low-Drop Out Spannungsreglers mit Hilfe eines Source-Folger basierten Spannungsbuffers (Öffnet in einem neuen Tab)
Bachelor-Thesis, Nader Ben Slimane, April 2023
Entwurf von seriellen Schnittstellen zur Konfiguration und Test integrierter Schaltkreise (Öffnet in einem neuen Tab)
Master-Thesis, Achraf Drissi El Bouzaidi, April 2023
Radiation Qualification of the Cologne Chip GateMate A1 FPGA (Öffnet in einem neuen Tab)
Master-Thesis, Richard Jung, April 2023
Entwurf eines integrierten 3-Level Abwärtswandlers in einer 180nm CMOS Technologie (Öffnet in einem neuen Tab)
Master-Thesis, Stanislav Christiani, Februar 2023
Entwurf von Leiterplatten für die Versorgung und Auslesung eines optischen Winkelgebers (Öffnet in einem neuen Tab)
Bachelor-Thesis, Oguz Eroglu, Februar 2023
Charakterisierung integrierter Dioden mit linearen Polarisationsfiltern und eines Transimpedanzverstärkers in einer 65nm CMOS Technologie zur Verwendung in der optischen Winkelmessung (Öffnet in einem neuen Tab)
Bachelor-Thesis, Ferhan Kobyaoglu, Februar 2023
Entwicklung eines Mixed-Signal-Frontends für die Validierung von integrierten Halbleitern im Automobil-Temperaturbereich (Öffnet in einem neuen Tab)
Master-Thesis, Edis Salkovic, Januar 2023
Entwurf einer DCM-Schaltung für die Verbesserung der Effizienz eines synchronen Abwärtswandlers bei niedrigen Lastströmen (Öffnet in einem neuen Tab)
Bachelor-Thesis, Mohammed Nacer, Dezember 2022
FPGA-Implementierung einer Ringoszillator basierten Physically Unclonable Function (Öffnet in einem neuen Tab)
Bachelor-Thesis, Mehdi Mneja, Dezember 2022
Programmierung eines ESP32-Mikrocontrollers zur Überwachung einer Batteriespannung über die LoRaWAN Funktechnologie (Öffnet in einem neuen Tab)
Bachelor-Thesis, Ümmühan Carpisan, Dezember 2022
Steuerung eines Keithley 2400 Sourcemeters über eine RS-232 Schnittstelle mit Hilfe von SCPI Befehlen (Öffnet in einem neuen Tab)
Bachelor-Thesis, Abdallah Battai, August 2022
FPGA Implementierung einer SRAM basierten Physically Unclonable Function (Öffnet in einem neuen Tab)
Bachelor-Thesis, Idriss Karmadi, August 2022
Konfiguration eines STM32-Mikrocontrollers als einstellbare Referenzspannungsquelle mit SCPI-Schnittstelle (Öffnet in einem neuen Tab)
Bachelor-Thesis, Omar Ben Hamouda, August 2022
Auslegung eines Tiefsetzstellers mit pulsweitenmodulierter Regelung durch einen Hysterese-Komparator (Öffnet in einem neuen Tab)
Bachelor-Thesis, Amine Gasmi, Juli 2022
Automation of a Fermentation System in a Brewery
Master-Thesis, Ali Shan, Juli 2022
Power Simulation of a MIPS microAptiv UP Core implemented as a virtual ASIC prototype in a 65nm CMOS technology (Öffnet in einem neuen Tab)
Master-Thesis, Yanchen Shi, April 2022
Temperaturstabile Bandgap-Spannungsreferenz mit stabilisiertem Differenzverstärker mit einer Referenzspannung von 1,2 V für die Verwendung in einem synchronen Buck-Konverter (Öffnet in einem neuen Tab)
Bachelor-Thesis, Alperen Yigit, April 2022
Entwicklung eines Messkonzeptes zur Detektion ionisierender Photonenstrahlung durch ein elektronisches Personendosimeter (Öffnet in einem neuen Tab)
Master-Thesis, Nurullah Özkan, Februar 2022
Konfiguration einer GNU RISC-V Toolchain für die Programmierung eines Sipeed Longan Nano Mikrocontroller-Boards in der Eclipse IDE (Öffnet in einem neuen Tab)
Bachelor-Thesis, Mehmet Kiyak, Dezember 2021
Entwicklung eines Gateways zur Ansteuerung von Pumpen im industriellen Bereich über unterschiedliche Schnittstellen-Standards mittels Autoerkennung
Master-Thesis, Michael Vössing, November 2021
Implementierung eines bayesschen Algorithmus zur Optimierung von Syntheseergebnissen (Öffnet in einem neuen Tab)
Master-Thesis, Aaron Beer, Oktober 2021
Automatisierte messtechnische Charakterisierung eines Time-to-Digital Converters für eine Time-of-Flight Anwendung (Öffnet in einem neuen Tab)
Remzi Karaarslan, Bachelor Thesis, Oktober 2021
Validierung des SLDO-Spannungsreglers für die Pixeldetektoren des ATLAS- und des CMS- Experiments am HL-LHC und Erweiterung des Shuldo-Testsystems um programmierbare Potentiometer (Öffnet in einem neuen Tab)
Master-Thesis, Maurice Bankowsky, August 2021
UART basierte Ansteuerung eines STM32 Mikrocontrollers über eine Qt Benutzeroberfläche
Bachelor-Thesis, Ömer Yildirim, Juli 2021
Entwicklung eines eingebetteten Systems zur funkbasierten Übertragung von Kettenzugdaten mit OPC UA
Master-Thesis, Sven Müller, Juli 2021
Digital geregelte Frequenzkorrektur eines strahlenharten Relaxations-Oszillators für eine CAN Bittiming Einheit in 65nm CMOS Technologie (Öffnet in einem neuen Tab)
Master-Thesis, Reda Bouroumiya, Juli 2021
Erweiterung feldprogrammierbarer Bausteine um eine PCI Express Schnittstelle als Schlüsseltechnologie zur Vernetzung digitaler Systeme und künstlicher Intelligenz (Öffnet in einem neuen Tab)
Master-Thesis, Philipp Ledüc, Juli 2021
Optimierung eines Local Passive Interpolation Time-to-Digital Converters mit Sub-Gate Delay für eine Time-of-Flight Anwendung (Öffnet in einem neuen Tab)
Master-Thesis, Andreas Pille, April 2021
Alternatives Konzept zum bürstenbehafteten Gleichstrommotor für Kfz-Schlösser
Bachelor-Thesis, Yunus Calagil, Januar 2021
VHDL-Implementierung der Arkussinusfunktion und der Division von Festkommazahlen nach dem CORDIC Algorithmus (Öffnet in einem neuen Tab)
Bachelor-Thesis, Sofiene Tijani, November 2020
Integration eines Hardwarebeschleunigers für Maschinelles Lernen in einen RISC-V RV32IM Prozessor über Memory-Mapped Register (Öffnet in einem neuen Tab)
Master-Thesis, Fabian Brünger, August 2020
Entwurf von integrierten Dioden mit Polarisationsfiltern und eines Transimpedanzverstärkers für die Nutzung in einem optischen Winkelgeber in 65nm CMOS Technologie
Master-Thesis, Markus Diekmann, August 2020
Entwurf und Validierung eines diskreten Infrarot LED-Treibers für die Charakterisierung von ToF-Kameras (Öffnet in einem neuen Tab)
Bachelor-Thesis, Florian Wenske, August 2020
Entwurf eines strahlenharten 5V Spannungsreglers aus kaskodierten Dünngate-Transistoren in einer 65nm CMOS Technologie (Öffnet in einem neuen Tab)
Master-Thesis, Semih Yilmaz, Dezember 2019
Entwurf einer I2C zu CAN Brückenlogik in VHDL und Entwicklung einer Softwareumgebung zur Durchführung von Systemtests (Öffnet in einem neuen Tab)
Bachelor-Thesis, Armin Kuka, Dezember 2019
Entwicklung einer automatisierten Beprobungsvorrichtung zur Evaluierung viertelindividueller Milchsensorik
Master-Thesis, Tim Hölzemann, November 2019
Entwurf eines VHDL-Designs und einer Applikationssoftware zur Konfiguration und Kalibrierung eines optischen Winkelgebers (Öffnet in einem neuen Tab)
Bachelor-Thesis, Conrad Demske, November 2019
Strahlenharter CAN Physical Layer in 65 nm CMOS Technologie für das Kontrollsystem des ATLAS Pixeldetektors (Öffnet in einem neuen Tab)
Master-Thesis, Tobias Froese, Oktober 2019
Entwicklung einer galvanisch getrennten elektronischen Schnittstelle zur Übertragung von analogen und digitalen Signalen unter Berücksichtigung technischer und kommerzieller Gesichtspunkte
Master-Thesis, Gerrit Tolksdorf, September 2019
Messtechnische Validierung eines Shunt-Low-Dropout-Spannungsreglers zur strombasierten Versorgung der seriell verschalteten Pixel-Detektormodule des ATLAS- und CMS-Experiments am High-Luminosity Large Hadron Collider (Öffnet in einem neuen Tab)
Master-Thesis, Jendrik Zorn, August 2019
Verification of the Shunt-Low-Dropout voltage regulator for the current based supply of the serially connected pixel detector modules of the ATLAS- and CMS-experiments at the High-Luminosity Large Hadron Collider (Öffnet in einem neuen Tab)
Master-Thesis, Florian Winkler, August 2019
Entwicklung einer Transimpedanzverstärkerschaltung zur Detektion des Einschaltzeitpunktes der Laserdiode einer Time-of-Flight Kamera (Öffnet in einem neuen Tab)
Bachelor-Thesis, Koray Cetin, August 2019
USB basierte Einbindung von Multimetern in einen Messplatz zur automatisierten Charakterisierung von Spannungsreglern
Bachelor-Thesis, Ömer Faruk Icyer, August 2019
Auslegung der magnetischen Komponenten eines bidirektionalen 3kW DC/DC-Wandlers für Automobilanwendungen
Master-Thesis, Jeremias Kampkötter, Mai 2019
Entwicklung eines Testsystems für den Physical- und Data-Link-Layer des PSI5-Busses mit automatisierter Auswertung auf Basis der Xilinx ZYNQ SoCs (Öffnet in einem neuen Tab)
Master-Thesis, Alexander Walsemann, April 2019
Entwurf und Layout einer Treiberstufe für die Verwendung in einem synchronen Abwärtswandler (Öffnet in einem neuen Tab)
Bachelor-Thesis, Yassine Choukri, März 2019
Charakterisierung und Analyse vom Reverse und Forward Body Biasing als Durchsatz- und Leistungsoptimierungstechnik für Multi-Core Mikrocontroller (Öffnet in einem neuen Tab)
Master-Thesis, Jan-Morten Reiners, März 2019
Konfiguration und Inbetriebnahme des FTDI 2232H Mini Moduls als I2C Schnittstelle (Öffnet in einem neuen Tab)
Bachelor-Thesis, Nurullah Özkan, März 2019
Erweiterung eines Clocktree-Analyse-Tools zur Feststellung der strukturellen Äquivalenz von Clocktrees (Öffnet in einem neuen Tab)
Master-Thesis, Johannes Düperthal, Februar 2019
Entwicklung einer elektronischen Last zur Prüfung von Spannungsversorgungen in der Produktentwicklung (Öffnet in einem neuen Tab)
Master-Thesis, Raphael Achtelik, Januar 2019
Entwicklung einer Ansteuerung eines an einem FPGA angeschlossenen DA-Wandlers unter Nutzung einer QT-Anwendung (Öffnet in einem neuen Tab)
Bachelor-Thesis, Othmane Guellaf, Dezember 2018
Entwicklung eines Delay-Locked Loop basierten Time-to-Digital Converters mit Sub-Gate-Delay Auflösung für eine Time-of-Flight Anwendung in 350 nm CMOS Technologie (Öffnet in einem neuen Tab)
Master-Thesis, Matthias Krause, Juni 2018
Entwurf einer Delay-Locked Loop für die Nutzung als Time-to-Digital Converter in einer Time-of-Flight Anwendung in 350nm CMOS Technologie (Öffnet in einem neuen Tab)
Master-Thesis, Markus Lippold, Juni 2018
Entwicklung eines Low-Side Komparators für einen Sägezahngenerator zur Verwendung in einem Tiefsetzsteller in 180nm CMOS Technologie (Öffnet in einem neuen Tab)
Bachelor-Thesis, Oussama Mokrane, März 2018
Analog and Digital CMOS Circuit Design for the Control System of ATLAS Pixel Detector (Öffnet in einem neuen Tab)
Master-Thesis, Ahmad Rizwan, März 2018
Entwurf eines Low-Drop Out Regulators in 180nm CMOS Technologie für die Verwendung in einem synchronen DC-DC Spannungswandler (Öffnet in einem neuen Tab)
Bachelor-Thesis, Sahin Deniz, März 2018
VHDL-Entwurf einer RMII-Schnittstelle zur Anbindung von Physical-Layer-Bausteinen an eine Ethernet-MAC-Protokolleinheit
Bachelor-Thesis, Aaron Beer, März 2018
VHDL-Design eines Rahmengenerators für die Implementierung der Ethernet MAC Protokollschicht
Bachelor-Thesis, Björn Fiegler, November 2017
Entwicklung eines Sägezahngenerators für einen synchronen Abwärtswandler in einer 180nm CMOS Technologie
Bachelor-Thesis, Reda Bouroumiya, November 2017
Feasibility study of a solar power plant with tracking system in Jordan
Bachelor-Thesis, Cagdas Karamahmut, November 2017
Realisierung eines Messaufbaus für die Berechnung einer komplexen Impedanz an einer 12 Volt Blei-Batterie
Bachelor-Thesis, Murat Lacin, Oktober 2017
Aufbau eines automatisierten Lade-, Entlade- und Testsystems für eine Serienschaltung aus Hochleistungszellen
Master-Thesis, Max Espelkott, September 2017
Entwicklung eines Schwellendiskriminators für einen synchronen Abwärtswandler in einer 180nm CMOS Technologie
Bachelor-Thesis, Taner Saglam, August 2017
Einrichtung eines automatisierten Messplatzes zur Charakterisierung von Spannungsreglern
Bachelor-Thesis, Karl Macha, Juli 2017
Entwicklung einer elektrolytischen Leitfähigkeits-Sensorik
Master-Thesis, Marcel Gempf, Juni 2017